много монет - брату нумизмату

Языки VHDL и VERILOG в проектировании цифровой аппаратуры

Языки VHDL и VERILOG в проектировании цифровой аппаратуры
Автор: А. К. Поляков
Дата написания: 2010
Издательство: СОЛОН-Пресс
ISBN: 5-98003-016-6
Цена: 350.00 Руб.
заказать | скачать | читать

Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language – HDL) – Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем. Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов. В приложение вынесены справочные данные по языкам VHDL и VERILOG. Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств.

Гениальная мысль: В хорошей книге больше истин, чем хотел вложить в нее автор. (Мария фон Эбнер-Эшенбах)

Отличная шутка: Деньги — не главное. Главное, чтобы они не кончались.